Boucle à verrouillage de phase (PLL) — Récupération d'horloge et synchronisation de porteuse

La simulation modélise une PLL classique du 2ᵉ ordre : un détecteur de phase qui produit Kd·sin(erreur de phase) entre l'entrée et la phase du VCO, un filtre de boucle (au choix premier ordre, PI, ou avance-retard) qui filtre ce signal d'erreur en une tension de commande, et un VCO dont la phase de sortie avance d'une quantité proportionnelle au gain VCO K₀ multiplié par la tension de commande filtrée. La phase du VCO revient vers le détecteur de phase, fermant la boucle.

Ensemble, ζ et ωn déterminent la réponse du second ordre de la boucle, de la même manière que pour un système masse-ressort-amortisseur mécanique. La fréquence naturelle ωn règle la vitesse de réaction de la boucle — un ωn plus élevé verrouille plus vite mais suit davantage le bruit d'entrée. Le facteur d'amortissement ζ règle le caractère oscillatoire du transitoire : ζ = 0,707 donne une réponse rapide, quasi optimale, avec un dépassement minimal ; ζ bien inférieur à 0,5 produit des oscillations visibles sur le tracé de l'erreur de phase avant stabilisation ; et ζ supérieur à 1 donne une approche lente et suramortie du verrouillage.

Le filtre du premier ordre est un simple gain proportionnel, qui laisse subsister une petite erreur de phase résiduelle en régime permanent sous un décalage de fréquence. Le filtre PI (proportionnel-intégral) ajoute une action intégrale, qui ramène l'erreur de phase en régime permanent à zéro une fois verrouillé — c'est pourquoi la plupart des PLL pratiques utilisent un filtre PI. Le filtre avance-retard est une conception à pôle-zéro qui façonne la réponse en fréquence de la boucle de manière similaire au filtre PI mais s'exprime sous forme d'une paire pôle-zéro discrète ; le diagramme de Bode se met à jour en direct pour comparer directement leurs réponses en amplitude.

La boucle est signalée comme VERROUILLÉE dès que l'erreur de phase reste sous un petit seuil (0,1 rad) pendant 50 échantillons consécutifs ; elle repasse en ACQUISITION si l'erreur dépasse ensuite trois fois ce seuil. La plage de capture (affichée en ± radians dans le panneau de statistiques) est estimée à partir du produit du gain VCO K₀ et du gain du détecteur de phase Kd — elle représente le décalage de phase initial maximal à partir duquel la boucle peut espérer s'accrocher, compte tenu des réglages de gain actuels.

Les PLL sont l'un des blocs de base les plus utilisés en électronique. Les circuits de génération d'horloge et de synthèse de fréquence utilisent une PLL pour multiplier une référence à quartz stable de basse fréquence jusqu'aux vitesses d'horloge multi-gigahertz dont les processeurs modernes ont besoin. Les récepteurs numériques utilisent des circuits de récupération d'horloge et de données (CDR) basés sur la PLL pour reconstituer une horloge de bits propre à partir d'un flux de données bruité. Les démodulateurs radio FM utilisent une PLL pour suivre la phase instantanée de la porteuse et récupérer le signal audio, et les récepteurs GPS utilisent des PLL pour se verrouiller sur la fréquence porteuse de chaque satellite en vue d'une localisation précise.