Наноелектроніка CMOS

Архітектури транзисторів

FinFET (14–7 нм): керування каналом з боків, нижчі витоки.

GAAFET/Nanosheet (5–2 нм): обгортання затвором; кращий контроль.

CFET (stacked n/p): вертикальна інтеграція для щільності.

Літографія та патернінг

EUV (13.5 нм), multiple patterning, self-aligned double/quadruple patterning, OPC/SMO.

Матеріали і BEOL

Low-k діелектрики, кобальт/рутенієві інтерконекти, барʼєри TaN/Ru, коваріантні діелектрики.

Енергоефективність і варіабельність

Vt-варіабельність, контактний опір, телеграфний шум; DVFS, power-gating, multi-Vt бібліотеки.

3D-інтеграція

TSV, hybrid bonding, 2.5D interposers, HBM, логіка+памʼять, теплові межі та компіляція.

Гайд з прикладами

Приклад: Оцінка енергоефективності бібліотек

Порівняти multi-Vt осередки на робочій частоті.

Провести PPA-аналіз з урахуванням IR-drop/EM.

Обрати мікс для досягнення цілей енергоспоживання.

Спробуйте наживо

Усе, що вище, працює прямо у вашому браузері — відкрийте Brownian Motion — Nanoparticle Diffusion Simulator і змінюйте параметри під час роботи. Нічого не встановлюється, нічого не завантажується на сервер, уся модель живе в одній вкладці.