🔀 Przerzutnik — jeden bit pamięci cyfrowej

Przerzutnik to bistabilny układ cyfrowy, który przechowuje jeden bit informacji. Ma dwa stabilne stany — 0 i 1 — i pozostaje w tym stanie, w którym został ostatnio ustawiony, nawet gdy wejścia wracają do stanu spoczynku. Ta pamięć pojedynczego bitu jest podstawą każdego rejestru, licznika i procesora.

Zatrzask SR zbudowany jest z dwóch skrzyżowanych bramek NOR (lub NAND): wyjście każdej bramki jest sprzężone zwrotnie z wejściem drugiej. To sprzężenie zwrotne tworzy dwa wzajemnie wzmacniające się stany stabilne. Impuls na wejściu Set wymusza Q = 1, impuls na wejściu Reset wymusza Q = 0, a gdy oba wejścia wracają do 0, pętla przechowuje ostatnią wartość bezterminowo.

Jeśli Set i Reset zostaną jednocześnie aktywowane w zatrzasku NOR, oba wyjścia są wymuszane do 0, więc Q i Q-bar przestają być komplementarne. Gdy oba wejścia zostają zwolnione jednocześnie, zatrzask wchodzi w nieprzewidywalny wyścig i może ustabilizować się w dowolnym stanie. Dlatego kombinacja S=R=1 nazywana jest zabronioną lub niedozwoloną.

Zatrzask jest wyzwalany poziomem: śledzi swoje wejście danych przez cały czas, gdy sygnał zezwolenia lub zegar jest wysoki (jest przezroczysty). Przerzutnik jest wyzwalany zboczem: próbkuje wejście danych tylko w momencie zmiany zbocza zegara, a następnie utrzymuje tę wartość aż do kolejnego zbocza. Wyzwalanie zboczem czyni projektowanie synchroniczne przewidywalnym.

D oznacza Data (dane), czasem Delay (opóźnienie). Przerzutnik D kopiuje to, co znajduje się na jego wejściu D, na wyjście Q przy aktywnym zboczu zegara. Ponieważ przechwycona wartość pojawia się na wyjściu jeden cykl zegara później, efektywnie opóźnia dane o jeden cykl, dlatego jest naturalnym elementem budulcowym rejestrów i potoków przetwarzania (pipeline'ów).

Przerzutnik master-slave łączy dwa bramkowane zatrzaski D sterowane przeciwnymi fazami zegara. Gdy zegar jest niski, zatrzask master jest przezroczysty i śledzi D; gdy zegar jest wysoki, zatrzask slave staje się przezroczysty i przekazuje zapamiętaną wartość mastera na wyjście. Przekazanie w momencie zbocza oznacza, że przechwytywana jest tylko wartość obecna dokładnie w chwili przejścia.

Metastabilność to sytuacja, w której wyjście przerzutnika zawisa na nieokreślonym poziomie pomiędzy 0 a 1, ponieważ dane zmieniły się zbyt blisko zbocza zegara. Wewnętrzna pętla sprzężenia zwrotnego balansuje na krawędzi i może potrzebować nieprzewidywalnego czasu, aby się ustabilizować. To realny, fizyczny tryb awarii w układach cyfrowych, łagodzony za pomocą łańcuchów synchronizujących.

Czas ustalania (setup time) to okres przed zboczem zegara, w którym wejście danych musi być już stabilne. Czas przytrzymania (hold time) to okres po zboczu, w którym musi ono pozostać stabilne. Naruszenie któregokolwiek z tych okien może wprowadzić przerzutnik w stan metastabilny lub spowodować przechwycenie niewłaściwej wartości, dlatego analiza czasowa wymusza oba warunki.

Każdy rejestr, licznik programu, etap potoku przetwarzania i linia pamięci podręcznej w procesorze zbudowane są z przerzutników. Nadają one procesorowi jego stan — pamięć tego, co wydarzyło się w poprzednim cyklu zegara — a synchroniczne taktowanie, które zapewniają, pozwala miliardom operacji logicznych pozostawać skoordynowanymi w każdej sekundzie.

Tak. Zatrzask SR oparty na bramkach NAND jest odpowiednikiem dualnym wersji NOR: jest aktywny w stanie niskim, więc wejściami są S-bar i R-bar, a stan spoczynkowy to oba wejścia wysokie. NAND jest bramką uniwersalną, więc cały przerzutnik — łącznie z wariantami bramkowanym D i wyzwalanym zboczem — można zbudować wyłącznie z bramek NAND.