DE 
EnglishStandard
Українська
Polski🔢 8-Bit-Addierer
Interaktiver 8-Bit-Ripple-Carry-Addierer. Schalten Sie einzelne Bits zweier Binärzahlen um und beobachten Sie, wie sich der Übertrag durch 8 Volladdierer-Stufen fortpflanzt. Zeigt Ergebnisse binär, hexadezimal und dezimal.
Über den 8-Bit-Ripple-Carry-Addierer
Diese Simulation modelliert einen 8-Bit-Ripple-Carry-Addierer, den arithmetischen Kern der ALU einer CPU. Acht identische Volladdierer-Stufen sind aneinandergereiht, eine pro Bitposition. Jede Stufe berechnet ein Summenbit und einen Übertrag aus zwei Eingangsbits und einem eingehenden Übertrag nach den Booleschen Gleichungen S = A ⊕ B ⊕ Cin und Cout = (A·B) + (B·Cin) + (A·Cin).
Klicken Sie auf die Bit-Schaltflächen in den Feldern Eingang A und Eingang B, um jedes Bit zwischen 0 und 1 umzuschalten; der Dezimalwert jedes Operanden aktualisiert sich live. Das Summenfeld zeigt das Ergebnis als 9-Bit-Binärstring, dezimal, hexadezimal und mit einem Überlauf-Flag (dem Übertrag aus Bit 7). Reset und Zufällig setzen neue Eingangswerte.
Häufig gestellte Fragen
Was ist ein Ripple-Carry-Addierer?
Ein Ripple-Carry-Addierer ist eine digitale Schaltung, die zwei Binärzahlen addiert, indem eine Kette von Volladdierern verbunden wird, einer für jedes Bit. Der von jeder Stufe erzeugte Übertrag fließt in die nächste, sodass das Übertragssignal durch die gesamte Kette „rieselt“.
Was ist der Unterschied zwischen Halb- und Volladdierer?
Ein Halbaddierer addiert nur zwei Eingangsbits und erzeugt eine Summe und einen Übertrag, kann aber keinen eingehenden Übertrag verarbeiten. Ein Volladdierer addiert drei Bits — die beiden Operanden plus einen Übertrag-Eingang — und lässt sich dadurch zu mehrstelligen Addierern verketten.
Wie funktioniert eine einzelne Volladdierer-Stufe?
Jede Stufe berechnet das Summenbit als S = A ⊕ B ⊕ Cin, das exklusive ODER der beiden Eingangsbits und des Übertrags. Der Übertrag ist Cout = (A·B) + (B·Cin) + (A·Cin), der genau dann 1 ist, wenn mindestens zwei der drei Bits gesetzt sind.
Warum gilt der Ripple-Carry-Addierer als langsam?
Da jede Stufe auf den Übertrag der darunterliegenden Stufe warten muss, wächst die Verzögerung im schlimmsten Fall linear mit der Anzahl der Bits (O(n)). Bei breiten Wörtern begrenzt dieser kritische Pfad durch die Übertragskette die maximale Taktfrequenz der gesamten CPU.